信号与电源完整性工程师

职责描述： 1. 参与各项目高速互连架构设计，制定并执行SI仿真策略，完成DDR、PCIE等高速信号总线的仿真与优化设计； 2. 编制Layout设计规范，主导高速接口PCB布局设计，输出设计指导建议及评审意见，负责高速背板及核心平台CRB主板的PCB设计工作； 3. 制定高速信号调试方案，具备无源参数测试能力（如TDR\VNA），实现仿真分析与实测验证的有效协同； 4. 跟踪主流竞品及PC技术领域高速信号演进趋势，熟悉PCB材料、连接器、线缆等技术路线图，开展选型评估与测试，提供高速互连系统建议； 5. 协同EE工程师完成服务器板级Re-driver/Re-Timer/Clock芯片的选型及成本优化； 6. 与EE、结构团队协作，推进服务器关键连接器与线缆的选型，进行SI方案分析及成本控制； 7. 配合Layout工程师优化板级信号布线、PCB叠层结构及材料应用方案； 8. 承担PCB Layout的审查与确认工作。 任职要求： 1. 统招计算机硬件、电子工程等相关专业硕士及以上学历； 2. 具备5年以上Intel或AMD（或ARM）平台服务器主板及芯片级SI/PI仿真与验证经验； 3. 具有扎实的高速数字电路设计基础，深入掌握DDR4、PCIe、SATA等高速接口物理层的信号完整性特性； 4. 精通VR系统下的DC压降、电流密度仿真及电源去耦设计方法； 5. 熟练使用Cadence Sigrity Power DC工具； 6. 熟悉高速示波器、VNA、TDR等信号完整性测试仪器的操作与应用； 7. 具备良好的团队沟通与协作意识； 8. 具备较强的学习能力、实践能力及跨领域知识迁移能力。