全定制数字电路设计工程师

【岗位职责】 1、承担 Flash 存储芯片中数字模块的电路实现与验证工作； 2、参与全定制数字电路（如译码器、状态机、时序逻辑等）的设计、仿真及版图协同设计； 3、基于 Cadence 平台完成电路设计、后仿真及性能调优； 4、配合开展版图验证（DRC/LVS）、后仿真评估以及芯片流片相关支持任务。 【任职要求】 1、掌握数字电路基本原理（包括组合逻辑、时序逻辑、状态机等）； 2、熟练使用 Verilog HDL，可独立完成中小规模数字模块的代码编写与功能验证； 3、具备基础模拟电路知识，能够理解晶体管层级的数字门电路结构（如反相器、触发器、锁存器）； 4、熟悉 Cadence Virtuoso、HSPICE 或 Spectre 等 EDA 工具者优先考虑； 5、具有扎实的电路理论功底，逻辑思维清晰，学习能力强； 6、具备良好的沟通表达能力与团队合作意识，热爱 IC 设计工作。 【加分项】 1、在校期间参与过全定制数字电路设计项目（如寄存器阵列、译码器、时序电路等）； 2、了解版图设计约束（如布局布线、门延迟、时钟树等）； 3、熟悉 SRAM / Flash 或混合信号芯片设计流程者优先； 4、具备 Python / SKILL 脚本开发经验者优先（可用于设计自动化）。