数字IC验证工程师

岗位职责： 1.基于UVM方法学搭建testbench，承担数字IP模块及其子系统验证环境的开发与实现； 2.负责测试激励的设计生成及覆盖率收集与分析工作； 3.参与验证流程和环境的持续优化与维护。 任职条件： 1.熟练掌握SystemVerilog等主流验证语言； 2.掌握UVM验证方法学，具备实际UVM环境构建经验； 3.理解完整的芯片验证流程，涵盖测试计划制定、测试用例开发及覆盖率模型建立等环节； 4.工作积极主动，责任心强，具备良好的沟通协作能力。 具备以下一项或多项经验者优先考虑： -具备RISCV/ARMCPUIP/DMA/系统级验证背景； -有Chiplet/UCIE相关验证实践； -参与过DDR模块验证项目； -具备SMMU模块验证经历； -熟悉CHI/一致性总线协议及相关验证工作； -拥有Formal验证实际应用经验。