ASIC设计验证工程师（应届毕业生）

岗位描述： 负责PCIE/UCIEIP的架构规划与RTL开发，参与仿真验证及FPGA测试工作，实现设计在FPGA上的时序收敛，配合完成覆盖率评估与优化 任职要求： 1，电子相关专业本科或硕士学历，985高校背景优先 2，学习成绩优异 3，具备Verilog或SystemVerilog实际应用经验 4，掌握数字电路基础知识及ASIC设计流程 5，了解USB、PCIE、UCIE、DDR、Ethernet等高速接口协议者优先 6，熟悉UVM方法学，有UVM实践经历者优先 7，具有FPGA开发经验者优先 8，具备较强的学习能力与英文读写能力 9，具备良好的沟通协作能力和问题解决能力