UVM验证工程师

任职条件： 专业：计算机科学与技术、微电子、集成电路、电子科学与技术及相关专业； 教育水平：一本本科及以上学历 相关经验： 1、应届毕业生或具备1年以上数字验证相关经验 2、掌握SoC验证流程及ASIC设计全流程 3、有UVM实际项目经验者优先（包括课程设计/实习/项目实践） 4、熟悉AMBA总线协议者优先考虑 外语要求：通过大学英语四级及以上 知识技能： 1、熟练掌握SystemVerilog语言及UVM验证方法学 2、熟悉VCS、Verdi、Questa等主流EDA工具的使用 3、能熟练运用Python/Perl/TCL等脚本语言进行自动化处理 4、熟悉Linux操作系统环境及Makefile开发流程 5、理解覆盖率驱动验证（CDV）的核心思想 6、了解Git/SVN等版本管理工具，具备良好沟通能力和团队协作意识 岗位职责： 1、依据验证规范和流程开展模块级与子系统级验证工作，构建基于UVM的验证平台，开发测试用例，执行覆盖率驱动的验证任务，完成回归测试，分析结果并撰写缺陷报告；协同设计团队定位问题，提供可复现场景与改进建议；持续优化验证环境与脚本，提升验证自动化程度与效率 2、按照文档标准完成子模块相关技术文档的编写与维护，包括制定验证计划、撰写验证报告及覆盖率分析文件；维护测试用例库与验证环境版本；编制验证操作指南及故障排查手册 3、能够与设计工程师有效沟通，协助解决子模块设计中的技术问题；参与芯片层级的验证集成，搭建系统级验证场景；配合后端团队完成时序与功耗验证；支持FPGA原型验证及芯片回片后的测试工作 4、在上级指导下不断提升专业技术能力 5、完成直属主管安排的其他工作任务