asic设计工程师

岗位描述： 负责PCIE/UCIE IP的架构规划与RTL实现，参与仿真验证及FPGA测试工作，完成FPGA时序收敛，配合进行覆盖率评估与优化 任职要求： 1，具备3-10年相关经验，其中3年以上从事ASIC设计工作 2，电子类相关专业本科或硕士学历 3，熟练掌握Verilog，了解SystemVerilog 4，具有扎实的RTL编码实践背景 5，具备PCIE或UCIE相关硬件RTL开发经历 6，具备综合及时序分析经验者优先考虑 7，熟悉代码审查与形式化验证流程 8，熟悉PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范 9，有FPGA原型验证或硬件加速仿真实践经验者优先 10，具备良好的沟通协作能力与问题解决能力