asic设计工程师

岗位职责： 参与MIMIC PCIe Gen6 speedbridge的架构规划、仿真验证及MIMIC测试工作。 参与PCIe Gen5 EP/RP IP的架构设计、仿真验证、FPGA测试、回归测试以及覆盖率优化。 承担MIMIC PCIe Gen6 speedbridge与PCIe Gen5 EP/RP IP的客户技术支持任务。 支持PCIe Gen5 EP、USB3.1/3.0/2.0 host/device speedbridge的客户应用问题处理。 参与USB IP相关的客户技术响应与支持。 1）ASIC设计工程师： 1，具备3年以上ASIC设计相关工作经验 2，电子类专业本科或硕士学历 3，熟练掌握Verilog，了解SystemVerilog语言 4，具有扎实的RTL代码编写经验 5，具备PCIE或UCIE相关硬件RTL开发背景 6，有综合及静态时序分析经验者优先考虑 7，熟悉代码审查与形式化验证流程 8，熟悉PCIE/UCIE/USB/DDR/Ethernet等高速接口协议规范 9，具备FPGA原型验证或硬件加速仿真经验者优先 10，具备良好的沟通协调能力与问题解决能力