数字验证工程师

岗位职责： 1. 基于UVM方法学搭建testbench，承担数字IP模块及子系统级验证环境的开发与实现； 2. 开展测试激励的设计与生成，并完成覆盖率收集与分析工作； 3. 参与验证流程的建设，负责验证平台的持续优化与维护。 任职条件： 1. 熟练掌握System Verilog等主流验证语言； 2. 掌握UVM验证方法学，具备实际UVM环境构建经验； 3. 理解芯片完整验证流程，涵盖测试规划、用例执行、覆盖率模型建立等环节； 4. 熟悉常用脚本工具（Python、Perl、TCL）的使用； 5. 态度积极，责任心强，具备良好的沟通协作能力。 具备以下一项或多项经验者优先考虑： - RISCV/ARM CPU IP/DMA/系统级验证背景； - Chiplet/UCIE/相关验证实践经历； - DDR模块验证经验； - SMMU模块验证经历； - CHI/一致性总线相关验证能力； - Formal验证技术应用经验。