UVM验证工程师

职责描述： 1. 负责验证平台及流程的搭建与日常维护 2. 依据模块/子系统/测试单元的功能需求进行功能点拆解，制定相应的验证方案与测试策略 3. 运用SystemVerilog/C/C++开展模块或单元层级的测试用例设计及验证环境组件开发 4. 实施功能覆盖率与代码覆盖率评估，并持续补充测试用例直至满足验证交付指标 5. 执行测试用例的仿真运行、问题定位与优化迭代，完成回归测试 6. 完成模块级RTL前仿真及门级后仿真工作 任职要求： 1. 微电子、通信、计算机等相关专业本科及以上学历，具备3年以上相关领域工作经验 2. 具备大型数字SOC芯片流片项目经历 3. 熟悉芯片研发与验证全流程，熟练使用主流EDA验证工具，掌握UVM等标准化验证方法学 4. 精通SystemVerilog硬件描述语言，熟悉C/C++/SystemC等建模语言，具备扎实的脚本开发能力（如Perl、Python、Shell等） 5. 具备AXI/AMBA/APB/Trace&Debug等ARM总线协议经验者优先考虑 6. 熟练操作iRun/Ncsim、VCS、Verdi等主流仿真调试工具 7. 具备良好的英语读写与口语交流能力