FPGA逻辑工程师（示波器方向）

职责描述： 1. 承担示波器高速数据采集系统中FPGA逻辑的设计与实现，涵盖： - JESD204B/C接口开发（用于ADC数据通信） - 实时触发机制及数据预处理功能（如降采样、滤波操作） - 高速缓存控制模块优化（DDR3/4控制器设计） 2. 构建低延迟的数据处理流水线，支持实时波形运算（包括FFT分析、协议解析等） 3. 协同硬件工程师完成时序收敛与跨时钟域（CDC）问题的调试与解决 4. 参与示波器校准算法在FPGA平台上的工程化实现 任职要求： - 电子、通信、计算机等相关专业背景，本科需具备5年及以上或硕士3年以上FPGA开发经验。 - 熟练掌握Verilog/VHDL语言，熟悉Xilinx 7系列及Ultrascale系列FPGA开发流程。 - 具备高速串行接口项目经验（如JESD204B、PCIe、10G以太网等）。 - 熟悉常用逻辑分析工具（如ChipScope、SignalTap），可独立开展时序约束与优化工作。 - 具备数字信号处理基础知识，了解FIR滤波、插值算法等典型技术。 - 拥有示波器、频谱仪等测试测量设备开发经验者优先考虑。