FPGA开发工程师

所属部门：硬件研发部 工作地点：深圳（大湾区） 汇报对象：硬件研发经理 薪资范围：18K-45K·13薪+项目奖金+大湾区人才补贴 招聘人数：3人 岗位类型：全职（应届生/社招均可） 岗位职责 1. 负责半导体、AI边缘计算模块等产品的FPGA逻辑设计与开发，基于Xilinx（Zynq/Artix/Kintex）、Intel（Cyclone/Arria）及国产化FPGA芯片，完成Verilog/VHDL代码编写、逻辑仿真与综合实现。 2. 主导AI算法（CNN/YOLO轻量化模型）、高速通信协议（PCIe/Ethernet/SerialRapidIO）、数字信号处理（FFT/滤波）等功能的FPGA移植与硬件加速优化，满足低延迟、高算力的工业级应用需求。 3. 与嵌入式、硬件团队深度协同，基于Proteus开展FPGA+MCU/ARM异构系统的软硬件联合仿真验证，协助解决电路逻辑冲突、时序约束等问题；配合PADS完成FPGA板卡的PCB布局布线评审，提供高速信号完整性（SI）设计建议。 4. 负责FPGA项目的时序分析、逻辑优化、功耗管控及板级调试，使用Vivado/Quartus、Modelsim等工具完成仿真、综合、实现与烧录，输出调试报告、设计文档及用户手册。 5. 对接国央企、上市公司合作项目，遵循行业标准完成FPGA设计方案的评审与交付，参与国产化FPGA芯片的技术攻关与生态适配，沉淀FPGA开发标准化流程（SOP）。 任职要求 基础要求 1. 本科及以上学历，电子信息工程、微电子、通信工程、自动化等相关专业；应届生需具备扎实的数字电路、Verilog/VHDL编程基础，社招需2-8年FPGA开发经验。 2. 精通Verilog/VHDL硬件描述语言，熟练使用Vivado/Quartus、Modelsim/QuestaSim等工具完成FPGA的全流程开发，掌握逻辑综合、时序约束、布局布线优化技巧。 3. 熟悉FPGA内部架构（查找表、触发器、DSP、BRAM），了解高速电路设计原理，具备PCIe、千兆以太网、DDR等接口的FPGA实现经验。 4. 具备软硬件协同开发思维，能读懂嵌入式代码，与MCU/ARM开发团队高效协作完成异构系统集成与调试。 加分项 1. 有AI算法硬件加速、数字信号处理、工业控制/军工级FPGA项目经验，或熟悉国产化FPGA芯片（如紫光同创、安路科技）开发者优先。 2. 掌握高层次综合（HLS）技术，能使用C/C++进行FPGA算法快速开发，或具备FPGA脚本自动化开发（Tcl/Python）经验者优先。 3. 熟悉国央企、上市公司研发流程，能独立完成符合GJB/ISO标准的技术文档编写，或在IEEE等期刊发表过FPGA相关论文者优先。 4. 具备Proteus/PADS工具使用基础，能深度参与硬件方案评审与仿真调试者优先。 薪资福利 1. 行业领先薪资+季度项目奖金+年终分红，核心骨干可享股权激励。 2. 五险一金+补充商业保险+年度体检，带薪年假+法定节假日+节日福利。 3. 大湾区人才补贴申请指导，定期技术培训（FPGA时序优化、AI硬件加速、国产化芯片开发等），支持学历提升与职业证书考取。 4. 扁平化管理，开放的技术交流氛围，参与前沿FPGA产品研发，对接行业头部资源。