数字IC验证工程师

1. 依据UVM方法学完成testbench的构建，承担数字IP模块及子系统级验证环境的开发与实现； 2. 承担测试激励的设计与生成，并开展覆盖率驱动的验证分析； 3. 参与验证平台架构的持续优化，负责验证流程的开发与日常维护。 任职条件 1. 熟练掌握System Verilog等主流验证语言； 2. 掌握UVM验证方法学，具备实际UVM环境搭建经历； 3. 理解芯片完整验证流程，涵盖测试规划、用例执行及覆盖率建模等环节； 4. 熟悉常用脚本工具（如Python、Perl、TCL）； 5. 态度积极，责任心强，具备良好的协作沟通能力。 具备以下一项或多项经验者优先考虑： - RISCV/ARM CPU IP/DMA/系统级验证背景； - Chiplet/UCIE相关验证实践； - DDR接口验证经历； - SMMU模块验证经验； - CHI/一致性总线协议验证能力； - Formal验证工具使用经验。