模拟IC设计工程师(J10925)

工作职责: 1. 参与设计：参与模拟电路模块（如Bandgap、LDO、ADC/DAC、PLL、OSC、放大器、比较器等）的规格定义、电路开发及仿真验证工作。 2. 仿真与验证：运用Cadence等EDA工具开展晶体管级电路设计，完成直流、交流、瞬态、噪声、蒙特卡洛等全方位仿真分析。 3. 版图指导与验证：与版图工程师密切配合，提供设计指导并审核版图方案，确保满足电路性能、匹配度及可靠性要求（如 latch-up、ESD、IR-drop等）。 4. 芯片测试：参与芯片测试计划制定，协助测试团队完成实验室调试、性能评估和数据解析，并支持解决测试过程中的技术问题。 5. 文档撰写：编写完整的设计文档、测试报告及技术总结，保障设计流程可追溯和技术成果有效留存。 6. 技术协作：与系统、数字、版图、测试等多部门高效协同，推动芯片整体设计方案顺利落地。 任职资格: 1. 学历与专业：微电子、电子工程等相关领域硕士及以上学位。 2. 工作经验：具备3年以上模拟集成电路设计经历，具有成功流片及量产项目经验者优先考虑。 3. 技术基础：掌握扎实的模拟电路理论，熟悉半导体器件物理及CMOS/BCD工艺原理。 4. 设计能力：能独立承担至少一种模拟IP模块（如：Bandgap、LDO、ADC、DAC、PLL、Charge Pump等）的全流程设计、仿真与验证任务。 5. 工具掌握：熟练使用Cadence、Virtuoso、Spectre、APS、AMS等主流IC设计与仿真工具。 6. 版图意识：具备良好的版图理解能力，了解匹配、噪声、寄生效应、闩锁（Latch-up）、静电保护（ESD）等因素对电路性能的影响。 7. 个人素质：责任心强，具备优秀的团队合作意识、沟通技巧以及主动应对和解决问题的能力。