芯片后端工程师

岗位职责： 1、负责 SOC 芯片的后端实现流程，涵盖综合（Synthesis）、形式验证（Formal）、静态时序分析（STA）；设定时序与功耗约束（CPF/UPF），并在标准工具链中完成设计验证； 2、协同后端团队推进时序收敛，构建并调试 Formal 验证环境； 3、在 RTL 定稿前审查时钟与复位结构是否符合设计规范，主导 SDC 约束文件评审；在综合阶段指导后端完成综合与形式验证任务，协助定位并解决关键技术难题； 4、参与芯片 DFT 架构规划与落地，制定 Scan、MBIST、Boundary-Scan、Logic-BIST 的实施方案； 5、开发高覆盖率且低开销的测试向量，完成向量仿真验证及关键路径时序评估； 6、联合前端设计与后端 STA 团队，达成时序收敛目标，开展功耗-IR 分析，支撑流片后的 ATE 测试、向量调优与覆盖率提升； 7、承担芯片物理实现与验证工作，覆盖布局布线、时钟树综合、功耗优化等完整流程； 8、配合后端开发人员完成硬件模块的方案设计与调试，持续优化硬件实现策略； 9、开展物理可靠性评估，识别潜在风险并提出改进方案，编写相关技术文档，完成领导安排的其他工作任务； 10、主导芯片封装设计规划，协调内部设计资源推进封装方案落地； 11、执行信号完整性（SI）和电源完整性（PI）分析与调优，保障高速接口性能满足指标要求； 12、运用封装及 PISI 相关 EDA 工具，承担复杂 SoC 芯片的 PISI 任务，掌握常见高速接口协议； 岗位要求： 1、电子、微电子、集成电路等相关专业本科及以上学历，具备扎实的 ASIC 基础理论知识； 2、熟悉 ARM 架构及 AHB/AXI 总线协议，了解 SoC 系统架构者优先； 3、掌握主流 DFT 工具，精通 Scan、MBIST、Boundary-Scan 等测试技术； 4、熟练使用主流物理实现工具，理解时序、功耗及信号完整性分析方法； 5、具备封装 EDA 工具及 SI/PI 分析工具的实际操作经验； 6、熟练运用 Perl/Csh、Tcl、C/C++、Python 等脚本或编程语言，具有数字电路设计与时序分析能力； 7、具备良好的沟通协作能力，能在多任务并行环境下高效完成性能调优与问题排查； 8、有大型 SoC 芯片 PISI 项目实践经验，熟悉 PCIe、USB-3.0、SerDes 等高速接口协议者优先；