数字信号处理算法/设计工程师

岗位职责 1. 架构规划与方案实施：主导 SoC/IP 芯片的架构设计、规格拆解及技术方案评审，输出架构文档与模块划分策略，结合实际应用场景优化功耗、面积以及时序（PPA）表现，确保设计方案具备可实现性。 2. 全周期 RTL 实现：承担核心模块的 RTL 编码工作（Verilog/SystemVerilog），开展逻辑仿真与代码调优，解决跨时钟域（CDC）、复位同步、接口匹配等关键技术难题，保障代码的清晰性、可维护性及测试便利性。 3. 功能验证与原型实现：参与制定芯片级验证方案，撰写测试用例，协同验证团队完成功能仿真与覆盖率评估；主导 FPGA 原型验证架构设计与执行，提升功能验证效率与进度。 4. 时序控制与低功耗实现：独立完成 SDC 约束编写、静态时序分析（STA）以及时序收敛工作，处理 setup/hold 违例等复杂问题；依据 UPF/CPF 标准进行低功耗设计，涵盖电源域布局、门控时钟实现与功耗优化分析。 5. 可测性设计与后端协作：牵头 DFT 设计工作，完成扫描链配置、ATPG 向量生成与故障覆盖率提升；配合后端团队推进布局布线（PR）、后仿真和 Sign-off 流程，消除设计与物理实现间的兼容性障碍。 6. IP 整合与流片管理：负责外部 IP 的选型、性能评估与集成（如 CPU 核、DDR、PCIe、USB、Ethernet 等），应对 IP 兼容性与性能瓶颈；主导芯片流片（Tape-out）全过程技术管控，交付符合代工厂要求的技术资料，跟踪流片进展与潜在风险。 7. 团队能力建设：指导初级及中级 IC 设计人员，制定培训计划，传递设计经验与行业最佳实践；推动设计流程规范化、工具链升级，提高团队整体开发效率与产品可靠性。 8. 跨职能协同与需求对接：作为技术骨干联动产品、验证、后端、测试等多方团队，对齐项目目标与关键节点；收集市场与客户在芯片功能与性能方面的反馈意见，协同研发团队推动产品持续优化迭代。 任职要求 （一）学历与专业 本科及以上学位，微电子、集成电路、电子工程、通信工程、计算机体系结构等相关领域；硕士优先，拥有海外知名高校背景或国际芯片企业从业经历者优先。 （二）工作经验 1. 具备 DSP 架构/设计或数字 IC 前端设计相关背景，至少完整参与过一次成功流片（Tape-out）项目； 2. 拥有数字信号处理（DSP）或大型 SoC 芯片设计经验，具备车规级或工业级高可靠芯片开发经历者优先。